各種數(shù)字、模擬電路晶圓測(cè)試 DIP、SOP、SOT封裝的IC測(cè)試 Wafer減薄 為客戶降低成本,提高市場(chǎng)競(jìng)爭(zhēng)力
實(shí)行挑粒自動(dòng)化,提高生產(chǎn)效率 更適應(yīng)于小尺寸的芯片分撿,良率更高